The eaZyBoss platform is a platform used to teach the basic knowledge of computer architecture. It is two folded. First it allows to teach the basics of hardware
circuit design usign HDL languages and the FPGA (Field Programmable Gate Array) included in the ZyBo platform. On the other hand, it allows to teach low-level
software using the embedded processor subsystem based on a multi-core ARM Cortex A9. This combination makes this platform a perfect tool for the basic concept
teaching as listed before, but also allows to fit the needs of projects relying on these concepts like operating systems, image processing, ...

Associated projects and teaching units: 

UEs concernées:

  • INP Ensimag 1A : Archi1
  • INP Ensimag 1A : CEP Conception et Exploitation des Processeurs
  • INP Ensimag 3A : Etude de cas d'implentation d'un SLE (Projet)
  • UJF IM2AG L3INFO : INF350 Architecture Logicielle et Matérielle
  • UJF IM2AG M2PGI : GINF53G6 e-Services pour le M2M
  • UJF Polytech RICM3 (S6) : ALM2 Architecture Logicielle et Matérielle
  • UJF Polytech E2I3 (S6) : UE2 Electronique 2 (projet systèmes embarqués)
  • UJF Polytech E2I3 (S6) : UE3 Informatique industrielle (Microcontroleur)
  • UJF Polytech E2I5 (S10) : UE2  Electronique (FPGA)
  • UJF Polytech 3I3 (S5) : UE4 Info indus 1 (Microcontroleur et assembleur et TP microcontroleur)
  • UJF Polytech 3I3 (S6) : UE2 Gestion de projet (systèmes embarqués)
  • UJF Polytech 3I3 (S6) : UE4 Informatique (Microcontroleur et assembleur et TP microcontroleur)
  • UJF Polytech 3I5 (S10) : UE2 Projets (projets) 

UE potentielles (Utilisation ultérieure non encore planifiée)

  • UJF Polytech E2I3 (S7) : UE2 Mathématique et informatique (Informatique industrielle)
  • UJF Polytech 3I4 (S7) : UE3 Informatique industrielle (Bus et interface)